

Đại Học Công Nghiệp Thành Phố Hồ Chí Minh

Môn học : Thực Hành TK Vi Mạch Số với HDL

BÀI 2: MẠCH TỔ HỢP

BÀI 2: MẠCH TỔ HỢP

1

MUX

2

DECODER

3


DEMUX

4

Mạch so sánh

1.MUX

- Mux là mạch dồn kênh, ta có mux $2^n \rightarrow 1$ là hệ tổ hợp có nhiều ngõ vào nhưng chỉ có 1 ngõ ra. Ngõ vào gồm : m ngõ vào dữ liệu (data input), $m=2^n$ và n ngõ vào lựa chọn (select input)




- Với một giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn S, ngõ vào dữ liệu Di sẽ được chọn đưa đến ngõ ra Y

1.MUX

1. Mux 2 to 1

Ký hiệu logic:




Bảng trạng thái:

S	Y
0	D ₀
1	D ₁

Biểu thức ngõ ra:

$$Y = \bar{S}D_0 + SD_1$$




Sơ đồ logic mux 2 → 1

1.MUX

2. Mux 4 to 1

Ký hiệu logic:



Bảng trạng thái:


S1	S0	Y
0	0	D ₀
0	1	D ₁
1	0	D ₂
1	1	D ₃

1.MUX

2.Mux 4 to 1

Biểu thức ngõ ra:


$$Y = \bar{S}_1 \bar{S}_0 D_0 + \bar{S}_1 S_0 D_1 + S_1 \bar{S}_0 D_2 + S_1 S_0 D_3$$



Sơ đồ logic mux 4 → 1

Các ví dụ minh họa mạch MUX

Ví dụ 1: Mô tả mạch MUX2->1 sau dùng ngôn ngữ verilog



Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra

Gán chân:

A: SW[0]

B: SW[1]

S: SW[2]

Y: LEDR[0]

Các ví dụ minh họa mạch MUX

Ví dụ 1 :

B2: Viết chương trình dùng ngôn ngữ verilog


```
module mux2_1(LED2R,SW);  
  
input [2:0]SW;  
  
output [1:0]LED2R;  
  
assign LED2R[0] = (~SW[2]&SW[0]) | (SW[2]&SW[1]);  
  
endmodule
```

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

Các ví dụ minh họa mạch MUX

Ví dụ 1 :

B4 : Mô phỏng và kiểm tra kết quả



B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.


Các ví dụ minh họa mạch MUX

Ví dụ 2 :

Mô tả mạch MUX2->1 dữ liệu 2 bit sử dụng mạch MUX2->1 ở ví dụ 1

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

A0 : SW[0]

A1 : SW[1]

B0 : SW[2]

B1 : SW[3]

S : SW[4]

Y0 : LEDR[0]

Y1 : LEDR[1]

Các ví dụ minh họa mạch MUX

Ví dụ 2 :

B2: Viết chương trình dùng ngôn ngữ verilog

```
module mux2_1_data2bit(LED,SW);  
  
input [4:0]SW;  
  
output [1:0]LED;  
  
mux2_1 m1(LED[0],SW[0],SW[2],SW[4]);  
mux2_1 m2(LED[1],SW[1],SW[3],SW[4]);  
  
endmodule
```


```
module mux2_1(y,a,b,s);  
  
input a,b,s;  
  
output y;  
  
assign y = (~s&a)|(s&b);  
  
endmodule
```

Các ví dụ minh họa mạch MUX

Ví dụ 2 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả




B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

Các ví dụ minh họa mạch MUX

Ví dụ 3 : Mô tả mạch MUX 4- $\rightarrow$ 1 sử dụng mạch MUX 2- $\rightarrow$ 1 ở ví dụ 1




Các ví dụ minh họa mạch MUX

Ví dụ 3 : Mô tả mạch MUX 4- $\rightarrow$ 1 sử dụng mạch MUX 2- $\rightarrow$ 1

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

S0 : SW[0]

S1 : SW[1]

A : SW[2]

B : SW[3]

C : SW[4]

D : SW[5]

Y : LEDR[0]

Các ví dụ minh họa mạch MUX

Ví dụ 3 :

B2: Viết chương trình dùng ngôn ngữ verilog

```
module mux4_1(LED,SW);  
    input [5:0]SW;  
    output [1:0]LED;  
    wire tmp1,tmp2;  
    mux2_1 M0 (tmp1,SW[2],SW[3],SW[0]);  
    mux2_1 M1 (tmp2,SW[4],SW[5],SW[0]);  
    mux2_1 M2 (LED[0],tmp1,tmp2,SW[1]);  
endmodule
```


```
//module con mux2_1  
module mux2_1(y,a,b,s);  
    input a,b,s;  
    output y;  
    assign y = (~s & a) | (s & b);  
endmodule
```

Các ví dụ minh họa mạch MUX

Ví dụ 3 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả




B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

2. DECODER

- Decoder là mạch giải mã có nhiệm vụ chuyển từ mã nhị phân cơ bản n bit ở ngõ vào thành mã nhị phân 1 trong m ở ngõ ra




- Với giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra Y_i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực
- Có 2 dạng : ngõ ra tích cực mức cao (mức 1)
và ngõ ra tích cực mức thấp (mức 0)

2. DECODER

1. Decoder 2 sang 4 có ngõ ra tích cực mức cao:

Ký hiệu logic



Bảng trạng thái

X_1	X_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

2. DECODER

1. Decoder 2 sang 4 có ngõ ra tích cực mức cao:

Biểu thức ngõ ra:

$$Y_0 = \overline{X_1} \overline{X_0} = m_0$$


$$Y_1 = \overline{X_1} X_0 = m_1$$

$$Y_2 = X_1 \overline{X_0} = m_2$$

$$Y_3 = X_1 X_0 = m_3$$

Ngõ ra: $Y_i = m_i$

($i = 0, 1, \dots$)




Sơ đồ logic Decoder 2 sang 4
có ngõ ra tích cực mức cao

2. DECODER

2. Decoder 2 sang 4 có ngõ ra tích cực mức thấp:

Ký hiệu logic



Bảng trạng thái

X_1	X_0	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

2. DECODER

2. Decoder 2 sang 4 có ngõ ra tích cực mức thấp:

Biểu thức ngõ ra:

$$Y_0 = X_1 + X_0 = M_0 = \overline{m_0}$$


$$Y_1 = X_1 + \overline{X_0} = M_1 = \overline{m_1}$$

$$Y_2 = \overline{X_1} + X_0 = M_2 = \overline{m_2}$$

$$Y_3 = \overline{X_1} + \overline{X_0} = M_3 = \overline{m_3}$$

Ngõ ra: $Y_i = M_i$


($i = 0, 1, \dots, 2^n - 1$)



Sơ đồ logic Decoder 2 sang 4 có ngõ ra tích cực mức thấp

Các ví dụ minh họa mạch Decoder

Ví dụ 1: Mô tả mạch decoder 2_4 sau dùng ngôn ngữ verilog



Các ví dụ minh họa mạch Decoder

Ví dụ 1: Mô tả mạch decoder 2_4 sau dùng ngôn ngữ verilog

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra

Bảng trạng thái:

Gán chân:

x0 : SW[0]

x1 : SW[1]

E: SW[2]

Y[3:0]: LEDR[3:0]

E	x1	x0	Y3	Y2	Y1	Y0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1
1	x	x	1	1	1	1

$$Y0 = E + x1 + x0$$

$$Y1 = E + x1 + \overline{x0}$$

$$Y2 = E + \overline{x1} + x0$$

$$Y3 = E + \overline{x1} + \overline{x0}$$

Các ví dụ minh họa mạch Decoder

Ví dụ 1 :

B2: Viết chương trình dùng ngôn ngữ verilog


```
module decoder2_4(LED,SW);  
  
input [2:0]SW;  
  
output [3:0]LED;  
  
    assign LED[0] = SW[2] | SW[1] | SW[0];  
  
    assign LED[1] = SW[2] | SW[1] | ~SW[0];  
  
    assign LED[2] = SW[2] | ~SW[1] | SW[0];  
  
    assign LED[3] = SW[2] | ~SW[1] | ~SW[0];  
  
endmodule
```


Các ví dụ minh họa mạch Decoder

Ví dụ 1 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả



B5 : Gán chân cho FPGA


B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

Các ví dụ minh họa mạch Decoder

Ví dụ 2 : Mô tả mạch decoder 3_8 có ngõ ra tích cực mức thấp dùng decoder 2-4 ở bài tập 1

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

x0: SW[0]

x1: SW[1]

x2: SW[2]

Y[7:0]: LEDR[7:0]

Các ví dụ minh họa mạch Decoder

Ví dụ 2 :

B2: Viết chương trình dùng ngôn ngữ verilog

```
//module top  
  
module decoder3_8 (LEDR,SW);  
  
input [2:0]SW;  
  
output [7:0]LEDR;  
  
wire notc;  
  
not (notc, SW[2]);  
  
decoder2_4 u1(LEDR[3:0],SW[2],SW[1:0]);  
  
decoder2_4 u2(LEDR[7:4],notc,SW[1:0]);  
  
endmodule
```


```
module decoder2_4(y,e,x);  
  
input [1:0]x;    // ngo vao tin hieu  
  
input e;        // ngo vao cho phep  
  
output [3:0]y;  //ngo ra tin hieu  
  
        assign  y[0] = e | x[1] | x[0];  
  
        assign  y[1] = e | x[1] | ~x[0];  
  
        assign  y[2] = e | ~x[1] | x[0];  
  
        assign  y[3] = e | ~x[1] | ~x[0];  
  
endmodule
```

Các ví dụ minh họa mạch Decoder

Ví dụ 2 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả




B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

3. DEMUX

- Demux là mạch phân kênh $1 - 2^n$ có chức năng ngược lại với Mux. Mạch có 1 ngõ vào dữ liệu, n ngõ vào lựa chọn và m ngõ ra với $m = 2^n$




- Với một giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn S_i , ngõ vào dữ liệu D sẽ được đưa đến ngõ ra Y_i

3. DEMUX

Demux 1 to 4:

Ký hiệu logic



Bảng trạng thái

S₁	S₀	Y₃	Y₂	Y₁	Y₀
0	0	0	0	0	D
0	1	0	0	D	0
1	0	0	D	0	0
1	1	D	0	0	0

3. DEMUX

Demux 1 to 4:


Biểu thức ngõ ra:

$$Y_0 = \overline{S_1} \overline{S_0} D = m_0 D$$

$$Y_1 = \overline{S_1} S_0 D = m_1 D$$

$$Y_2 = S_1 \overline{S_0} D = m_2 D$$

$$Y_3 = S_1 S_0 D = m_3 D$$




Sơ đồ logic Demux 1 → 4

Các ví dụ minh họa mạch DEMUX

Ví dụ 1 :

Mô tả mạch demux 1_4 sau dùng ngôn ngữ verilog



Các ví dụ minh họa mạch DEMUX

Ví dụ 1 : Mô tả mạch demux 1_4 sau dùng ngôn ngữ verilog

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra

Bảng trạng thái:

S1	S0	Y3	Y2	Y1	Y0
0	0	0	0	0	D
0	1	0	0	D	0
1	0	0	D	0	0
1	1	D	0	0	0

$$Y0 = \overline{S1}.\overline{S0}.D$$

$$Y1 = \overline{S1}.S0.D$$

$$Y2 = S1.\overline{S0}.D$$

$$Y3 = S1.S0.D$$

Gán chân:

D: SW[0]

S0: SW[1]

S1: SW[2]

Y[3:0]: LEDR[3:0]

Các ví dụ minh họa mạch DEMUX

Ví dụ 1 :

B2: Viết chương trình dùng ngôn ngữ verilog


```
module demux1_4(LED,SW);  
  
input [2:0]SW;  
  
output [3:0]LED;  
  
assign LED[0] = ~SW[2]&~SW[1]& SW[0];  
  
assign LED[1] = ~SW[2]& SW[1]& SW[0];  
  
assign LED[2] = SW[2]&~SW[1]& SW[0];  
  
assign LED[3] = SW[2]& SW[1]& SW[0];  
  
endmodule
```

Các ví dụ minh họa mạch DEMUX

Ví dụ 1 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả




B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

Các ví dụ minh họa mạch DEMUX

Ví dụ 2 : Mô tả mạch demux 1_8 dùng mạch demux1_4 ở ví dụ 1 có ngõ vào cho phép tích cực mức thấp



Các ví dụ minh họa mạch DEMUX

Ví dụ 2 : Mô tả mạch demux 1_8 dùng mạch demux1_4 ở ví dụ 1 có ngõ vào cho phép tích cực mức thấp

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra

Bảng trạng thái:

E	S1	S0	Y3	Y2	Y1	Y0
0	0	0	0	0	0	D
0	0	1	0	0	D	0
0	1	0	0	D	0	0
0	1	1	D	0	0	0
1	X	X	1	1	1	1

Gán chân:

D: SW[0]

S0: SW[1]

S1: SW[2]

S2: SW[3]

Y[7:0]: LEDR[7:0]

$$Y0 = \overline{S1}.\overline{S0}.D.\overline{E}$$

$$Y1 = \overline{S1}.S0.D.\overline{E}$$

$$Y2 = S1.\overline{S0}.D.\overline{E}$$

$$Y3 = S1.S0.D.\overline{E}$$

Các ví dụ minh họa mạch DEMUX

Ví dụ 2 :

B2: Viết chương trình dùng ngôn ngữ verilog

```
module demux1_8(LEDRL,SW);  
  
input [3:0]SW;  
  
output [7:0]LEDRL;  
  
wire notS2;  
  
not(notS2,SW[3]); //notS2=~SW[3]  
  
demux1_4 u1(LEDRL[3:0],SW[3],SW[2:1],SW[0]);  
  
demux1_4 u2(LEDRL[7:4],notS2,SW[2:1],SW[0]);  
  
endmodule
```


```
module demux1_4(Y,E,S,D);  
  
input [1:0]S;    //ngo vào chọn  
  
input D;        //ngo vào dữ liệu  
  
input E;        //ngo vào cho phép  
  
output [3:0]Y ; // ngo ra tín hiệu  
  
assign Y[0] = ~S[1]& ~S[0]& D & ~E;  
  
assign Y[1] = ~S[1]& S[0]& D & ~E;  
  
assign Y[2] = S[1]& ~S[0]& D & ~E;  
  
assign Y[3] = S[1]& S[0]& D & ~E;  
  
endmodule
```

Các ví dụ minh họa mạch DEMUX

Ví dụ 2 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả




B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

4. Mạch so sánh

Ví dụ 1 :

Mô tả mạch so sánh hai số 1 bit dùng ngôn ngữ verilog



4. Mạch so sánh

Ví dụ 1 : Mô tả mạch so sánh hai số 1 bit dùng ngôn ngữ verilog

Hướng dẫn thực hiện:

B1: Xác định số ngõ vào, ngõ ra

Bảng trạng thái:

a	b	Y0	Y1	Y2
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$$Y0 = \bar{a}.b$$

$$Y1 = \overline{a \oplus b}$$

$$Y2 = a.\bar{b}$$

Gán chân:

a: SW[0]

b: SW[1]

Y[2:0]: LEDR[2:0]

4. Mạch so sánh

Ví dụ 1 :

B2: Viết chương trình dùng ngôn ngữ verilog


```
module sosanh_1bit (LEDR,SW);  
  
    input [1:0]SW;  
  
    output [2:0]LEDR;  
  
    assign LEDR[0] = ~SW[0] & SW[1];  
  
    assign LEDR[1] = SW[0] ^ SW[1];  
  
    assign LEDR[2]= SW[0] & ~SW[1];  
  
endmodule
```

4. Mạch so sánh

Ví dụ 1 :

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả



B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.

Cảm ơn các bạn đã lắng nghe!

